有懂怎么用 Vivado 的大佬嘛？

西方记者

从没接触过 FPGA 开发，但是项目临时需要用 Vivado 编译一个 FPGA Bitstream

Verilog 源码和 IP 块没问题，无奈报错卡在综合阶段死活编译不了，现在蒙圈中

Loc 有懂怎么用 Vivado 的大佬嘛？跪求 PM